0.5 Transitor trường ứng (field effect transitor)  (Page 4/8)

$\mid V_{\text{GS}}\mid =\mid V_P\mid -\mathrm{0,}\text{63}V$ với VP là điện thế nghẽn ở nhiệt độ bình thường.

Các hình vẽ sau đây mô tả ảnh hưởng của nhiệt độ trên các đặc tuyến ra, đặc tuyến truyền và đặc tuyến của dòng ID theo nhiệt độ khi VGS làm thông số.

ID0VGS = 0VGS = -1V|VGS| = |VP|-0,63VID giảmID tăngVDS250 450Hình 18

0-100-50050100150IDIDIDSS(VDS cố định)-550C 250C +1500C|VGS| = |VP|-0,63VVGS(off)VGSt0C|VGS| = |VP|-0,63VVGS = -1VVGS = -0VHình 19

Ngoài ra, một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh các hạt tải điện trong vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng IGSS (gate leakage current). Dòng IGSS được nhà sản xuất cho biết. dòng rỉ IGSS chính là dòng điện phân cực nghịch nối P-N giữa cực cổng và cực nguồn. Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát. Dòng IGSS tăng gấp đôi khi nhiệt độ tăng lên 100C.

$I_{\text{GSS}}(t^{0}C)=I_{\text{GSS}}({\text{25}}^{0}C)2^{\frac{(t-\text{25})}{\text{10}}}$

VGGGDSIGSSVDS = 0VHình 20

Mosfet loại hiếm (depletion mosfet: de mosfet)

Ta thấy rằng khi áp một điện thế âm vào JFET kênh N thì vùng hiếm rộng ra. Sự gia tăng của vùng hiếm làm cho thông lộ hẹp lại và điện trở của thông lộ tăng lên. Kết quả sau cùng là tạo ra dòng điện ID nhỏ hơn IDSS.

Bây giờ, nếu ta áp điện thế dương VGS vào JFET kênh N thì vùng hiếm sẽ hẹp lại (do phân cực thuận cổng nguồn), thông lộ rộng ra và điện trở thông lộ giảm xuống, kết quả là dòng điện ID sẽ lớn hơn IDSS.

Trong các ứng dụng thông thường, người ta đều phân cực nghịch nối cổng nguồn (VGS âm đối với JFET kênh N và dương đối với JFET kênh P) và được gọi là điều hành theo kiểu hiếm.

JFET cũng có thể điều hành theo kiểu tăng (VGS dương đối với JFET kênh N và âm đối với JFET kênh P) nhưng ít khi được ứng dụng, vì mục đích của JFET là tổng trở vào lớn, nghĩa là dòng điện IG ở cực cổng - nguồn trong JFET sẽ làm giảm tổng trở vào, do đó thông thường người ta giới hạn trị số phân cực thuận của nối cổng - nguồn tối đa là 0,2V (trị số danh định là 0,5V).

VGGGDSIGSSVDSVDD+-VGS+-Phân cực kiểu hiếmPhân cực kiểu tăng(Tối đa 0,2V)+-+-00-4VVGSVGS = 0,2VVGS = 0VVGS = -1VVGS = -2VVGS = -3VVDSIDIDIDSSĐiều hành kiểu tăngĐiều hành kiểu hiếm0,2VHình 21JFET kênh N

+VGGGDSVDSVDD-VGS-+Phân cực kiểu hiếmPhân cực kiểu tăng(Tối đa 0,2V)-+-+VGGIDHình 22

Tuy JFET có tổng trở vào khá lớn nhưng cũng còn khá nhỏ so với đèn chân không. Để tăng tổng trở vào, người ta đã tạo một loại transistor trường khác sao cho cực cổng cách điện hẳn cực nguồn. Lớp cách điện là Oxyt bán dẫn SiO2 nên transistor được gọi là MOSFET.

Ta phân biệt hai loại MOSFET: MOSFET loại hiếm và MOSFET loại tăng.

Hình sau đây mô tả cấu tạo căn bản MOSFET loại hiếm (DE - MOSFET) kênh N và kênh P.

Thân p-Kênh n-n+n+NguồnSCổngGThoátDTiếp xúc kim loạiSiO2GDSThân UGDSThân nối với nguồnKý hiệuDE-MOSFET kênh NHình 23

Thân n-Kênh p-p+p+NguồnSCổngGThoátDTiếp xúc kim loạiSiO2GDSThân UGDSThân nối với nguồnKý hiệuDE-MOSFET kênh PHình 24

Chú ý rằng DE - MOSFET có 4 cực: cực thoát D, cực nguồn S, cực cổng G và thân U (subtrate). Trong các ứng dụng thông thường, thân U được nối với nguồn S.

Để DE-MOSFET hoạt động, người ta áp một nguồn điện VDD vào cực thoát và cực nguồn (cực dương của nguồn điện nối với cực thoát D và cực âm nối với cực nguồn S trong DE-MOSFET kênh N và ngược lại trong DE-MOSFET kênh P). Điện thế VGS giữa cực cổng và cực nguồn có thể âm (DE-MOSFET kênh N điều hành theo kiểu hiếm) hoặc dương (DE-MOSFET kênh N điều hành theo kiểu tăng)